The major goal of this work is to investigate the electrical and morphological characteristics of single ZnO thin film transistors (TFTs) and construct basic logic circuits based on ZnO TFTs. In this work, zinc oxide (ZnO) thin films are fabricated by RF magnetron sputtering method. The working principle of ZnO TFTs with respect to traditional silicon MOSFETs is discussed and a model combining MOSFET with accumulation channel and JFET with insulated gate is included to understand the electrical behavior of ZnO TFTs. During sputtering processes, the influence of sputtering parameters on the sputtering rate is investigated. Sputtering parameters include oxygen flow rate, total pressure, sputtering power, and substrateto- target distance. Effects of these sputtering parameters on the ZnO electrical characteristics such as bulk resistivity are also analyzed. Morphological and electrical characteristics of ZnO TFTs after post deposition annealing in both oxygen and forming gas atmosphere in the temperature range of 400°C to 500°C are investigated. The ZnO layer after annealing shows polycrystalline morphology and the grain size tends to increase with increasing temperature in both oxygen and forming gas atmosphere. The threshold voltage decreases and the saturation mobility increases with increasing temperature in both cases. The correlations between ZnO layer properties and electrical characteristics after annealing are investigated. With the decrease in the interface trap density and grain boundary trap density, the threshold voltage and turn-on voltage of the ZnO TFTs decrease while the saturation mobility increases after both oxygen and forming gas annealing. Besides the reduction of trap density, incorporated hydrogen during forming gas annealing acts as shallow donors and thus ZnO TFTs in forming gas annealing show an even higher mobility and lower threshold voltage than the TFTs annealed at same temperature in oxygen. ZnO TFTs are also demonstrated in this work to construct NMOS enhancement load inverters. The inverter gain increases with supply voltage and is limited by the off currents in single ZnO TFTs. An additional modification mask with the possibility to modify the ZnO active channel layer through different annealing steps or ion implantation is included in this work and a boost in inverter gain is realistic with the integration of the modification mask to realize NMOS depletion load inverters.

Das wichtigste Ziel dieser Arbeit war es, die elektrischen und morphologischen Merkmale von ZnO-Dünnschichttransistoren (TFTs) zu untersuchen und grundlegende Logik- Schaltungen auf Basis von ZnO-TFTs zu konstruieren. In dieser Arbeit wurden Zinkoxid (ZnO)-Dünnschichten mittels RF-Magnetron-Kathodenzerstäubungs-Verfahren hergestellt. Das Funktionsprinzip von ZnO-TFTs wird im Vergleich zu herkömmlichen Silizium-MOSFETs diskutiert und ein Modell zur Kombination eines MOSFETs mit Akkumulationskanal und eines JFETs mit isoliertem Gate wird beschrieben, um das Stromverhalten in ZnO-TFTs zu verstehen. Bezüglich der Sputterverfahren wird der Einfluss der Prozessparameter auf die Sputterrate untersucht. Sputterparameter beinhalten Sauerstoffdurchfluss, Gesamtdruck, Sputterleistung und Abstand zwischen Substrat und Target. Die Auswirkungen dieser Sputterparameter auf die elektrischen Eigenschaften des ZnO, wie spezifischer Widerstand, werden ebenfalls analysiert. Morphologische und elektrische Eigenschaften von ZnO-TFTs nach der Temperung in Sauerstoff- und Formiergasatmosphäre im Temperaturbereich von 400 °C bis 500 °C werden untersucht. Die ZnO-Schicht weist nach der Temperung polykristalline Morphologie auf und die Korngröße nimmt sowohl unter Sauerstoffatmosphäre als auch unter Formiergasumgebung mit steigender Ausheiltemperatur zu. Die Einsatzspannung verringert sich und die Sättigungsbeweglichkeit erhöht sich mit zunehmender Temperatur in beiden Fällen. Der Zusammenhang zwischen ZnOSchichteneigenschaften und elektrischen Eigenschaften nach der Temperung wird beschrieben. Mit der Abnahme der Haftstellendichte verringern sich die Einsatzspannung und die Einschaltspannung der ZnO-TFTs, während die Sättigungsbeweglichkeit nach der Sauerstoff- und Formiergastemperung steigt. Neben der Reduzierung der Haftstellendichte wird während der Formiergastemperung Wasserstoff in das ZnO eingebaut, der als flacher Donator wirkt. Somit zeigen in Formiergas getemperte ZnO-TFTs eine höhere Beweglichkeit und niedrigere Einsatzspannung als bei gleicher Temperatur in Sauerstoff getemperte Proben. Des Weiteren wird in dieser Arbeit die Konstruktion von NMOS-Invertern mit Anreicherungs-Lasttransistoren demonstriert. Das Inverteramplitudenverhältnis erhöht sich mit der Versorgungsspannung und wird durch die Off-Ströme in einzelnen ZnO-TFTs beschränkt. Eine weitere Maskenebene mit der Möglichkeit, den aktiven ZnO-Kanal des Last- oder Schalttransistors durch zusätzliche Temperschritte oder Ionenimplantation zu ändern, wird in dieser Arbeit beschrieben. Mit der Integration der Modifikationsmaske erscheint die Realisierung eines NMOS Verarmungs-Last Inverters und eine Erhöhung des Inverteramplitudenverhältnisses realistisch.